

数字图像处理 ISP SOC 芯片 XC9080

特性

- 支持的摄像头大小与帧率
最大输入:
 - Camera0 8M(3264x2448)
 - Camera1 8M(3264x2448)
 最大输出:
 - 16M(6528x2448)
 - 4Kx2K@25fps
- 高性能图像处理功能
 - 实时双路图像处理
 - 坏点校正
 - 去光圈效应
 - 空域去噪
 - 自动白平衡
 - 自动曝光增益控制
 - 自动对焦
 - 去马赛克 (把 RAW 转变为 RGB)
 - Gamma 校正调整
 - 饱和度色度调整、对比度调整
 - 图像特殊效果调整
- WDR (宽动态范围)
- 色度空间平滑与调整
- 图像的裁剪与缩小
- 图像边缘锐化
- 接口
 - 一组 MIPI 4 对数据线的发送引脚 (TX)
 - 两组 MIPI 4 对数据线的接收引脚 (RX)
 - 一组 I2C slave 接口, 最高支持 Fast-Mode, 用来接收 host 控制
 - 两组 I2C master 接口, 最高支持 Fast-Mode, 用来控制摄像头
 - 一组 SPI slave 接口, 最高支持 10Mhz 速率
- I2C 旁路功能, 可以通过 host 直接访问摄像头
- 内置 PLL, 输入时钟频率 6~27M
- 支持 1.8V/2.8V/3.3V IO
- 工作温度范围 -20°C ~ 70°C
- 工作状态: Sleep/Active
- 封装: 0.5mm pitch 标准 VFBGA 5x5 81Ball

应用

全景相机, 全景 IPC 等





图 1 XC9080 引脚分布(俯视图)及标记图

注意:由于产品版本升级或其他原因, 本文档内容会不定期进行更新。除非另有约定, 本文档仅作为使用指导, 本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

目录

1 概述	4
1.1 引脚功能定义	4
1.2 XC9080 内部功能框图	6
1.3 订购信息	6
1.4 参考设计	7
2 指标	8
2.1 工作条件	8
2.2 性能指标	9
3 功能描述	11
3.1 复位	11
3.1.1 硬件复位	11
3.1.2 软件复位	11
3.1.3 XC9080 复位	12
3.2 工作过程	13
3.3 ISP 上电时序	13
3.4 ISP 下电时序	14
3.5 时钟域说明	15
4 模拟模块	16
4.1 PLL 模块	16
4.2 MIPI TX PHY 模块	16
4.2.1 功能特性	16
4.3 MIPI RX PHY 模块	16
4.3.1 功能特性	16
5 数字模块	17
5.1 MIPI 接收模块	17
5.2 MIPI 发送模块	17
5.3 I2C 接口	17
5.3.1 功能描述	17
5.3.2 I2C SLAVE	18

5.3.3	I2C MASTER.....	21
5.4	图像处理模块.....	21
5.4.1	黑电平校正.....	22
5.4.2	去光圈效应.....	24
5.4.3	坏点校正.....	24
5.4.4	自动白平衡.....	25
5.4.5	亮度平均模块.....	25
5.4.6	自动曝光与增益控制.....	25
5.4.7	自动对焦控制.....	25
5.4.8	去马赛克.....	25
5.4.9	空域去噪模块.....	25
5.4.10	色彩矩阵调整.....	25
5.4.11	色彩矩阵调整.....	26
5.4.12	GAMMA 校正.....	26
5.4.13	图像特殊效果处理.....	26
5.4.14	裁剪模块.....	26
5.4.15	图像缩小模块.....	26
5.4.16	图像放大模块.....	26
5.5	32 位嵌入式处理器.....	26
6	封装.....	27

1 概述

XC9080 是一款高性能双路图像信号处理 (ISP) SoC 芯片, 内部集成了 32 位 RISC 处理器, 专注全景相机等应用。主摄像头最大支持 8M 图像输入, 副摄像头最大支持 8M 图像输入, 两个摄像头均支持 MIPI RAW 图像格式。输入图像经过处理后得到高质量的 YUV 信号, 最终通过 MIPI 输出。整个图像处理过程, 包含坏点校正、去光圈效应、空域去噪、自动白平衡、自动曝光增益控制、自动对焦、去马赛克 (把 RAW 转变为 RGB)、Gamma 校正、饱和度色度调整、对比度调整、图像特殊效果调整、图像边缘锐化、色度空间平滑与调整、图像的裁剪与缩放、宽动态范围等。

双摄像头数据, 经过 ISP 处理后, 以 side by side 或 virtual channel 方式, 通过 4lane MIPI 通道输出给后端 AP 平台。

1.1 引脚功能定义

下边各表给出了 XC9080 的管脚功能定义:

表 1 XC9080 引脚定义

Signal Name	BGA Pin	Pad type(1)	Description	Comments
MRXCP	G2	I DS	MIPI RX1 clock lane positive input	Sensor Power Domain
MRXCN	F2	I DS	MIPI RX1 clock lane negative input	
MRXDP0	G1	I DS	MIPI RX1 data lane 0 positive input	
MRXDN0	F1	I DS	MIPI RX1 data lane 0 negative input	
MRXDP1	E1	I DS	MIPI RX1 data lane 1 positive input	
MRXDN1	D1	I DS	MIPI RX1 data lane 1 negative input	
MRXDP2	H2	I DS	MIPI RX1 data lane 2 positive input	
MRXDN2	H1	I DS	MIPI RX1 data lane 2 negative input	
MRXDP3	E2	I DS	MIPI RX1 data lane 3 positive input	
MRXDN3	D2	I DS	MIPI RX1 data lane 3 negative input	
MRX2CP	A5	I DS	MIPI RX2 clock lane positive input	
MRX2CN	A6	I DS	MIPI RX2 clock lane negative input	
MRX2DP0	B5	I DS	MIPI RX2 data lane 0 positive input	
MRX2DN0	B6	I DS	MIPI RX2 data lane 0 negative input	
MRX2DP1	B7	I DS	MIPI RX2 data lane 1 positive input	
MRX2DN1	B8	I DS	MIPI RX2 data lane 1 negative input	
MRX2DP2	B4	I DS	MIPI RX2 data lane 2 positive input	
MRX2DN2	A4	I DS	MIPI RX2 data lane 2 negative input	
MRX2DP3	A7	I DS	MIPI RX2 data lane 3 positive input	
MRX2DN3	A8	I DS	MIPI RX2 data lane 3 negative input	
CCLK	J3	O	Sensor Referenced Clock	
SCK0	J4	I/OD	Sensor0 I2C Clock	
SDA0	H4	I/OD	Sensor0 I2C Data	
SCK1	H3	I/OD	Sensor1 I2C Clock	
SDA1	G3	I/OD	Sensor1 I2C Data	

Signal Name	BGA Pin	Pad type(1)	Description	Comments
SPWDN0	H6	I/O	Sensor0 power down GPIO	
SRESET0	J6	I/O	Sensor0 reset GPIO	
SPWDN1	J2	I/O	Sensor1 power down GPIO	
SRESET1	J1	I/O	Sensor1 reset GPIO	
FSIN0	G5	I/O	Sensor0 Frame Sync GPIO	
FSIN1	G4	I/O	Sensor1 Frame Sync GPIO	
STROBE	G6	I/O	Sensor Strobe GPIO	
PADVDD1	H5	P	Sensor PAD VDD 1.8/2.8/3.3V	
PVDD33_RX	F3	P	MIPI RX PAD VDD 2.8/3.3V	
EVDD_RX	E5 F5	P	MIPI RX Core VDD 1.2V	
EGND_RX	D4 D5 D6 E3 E4	G	MIPI RX Core GND	
MTXCP	G8	O DS	MIPI TX clock lane positive output	
MTXCN	F8	O DS	MIPI TX clock lane negative output	
MTXDP0	G9	O DS	MIPI TX data lane 0 positive output	
MTXDN0	F9	O DS	MIPI TX data lane 0 negative output	
MTXDP1	E9	O DS	MIPI TX data lane 1 positive output	
MTXDN1	D9	O DS	MIPI TX data lane 1 negative output	
MTXDP2	H9	O DS	MIPI TX data lane 2 positive output	
MTXDN2	H8	O DS	MIPI TX data lane 2 negative output	
MTXDP3	E8	O DS	MIPI TX data lane 3 positive output	
MTXDN3	D8	O DS	MIPI TX data lane 3 negative output	
XMCLK	B2	I	PLL Master Reference Clock Input	
RESETB	C5	I	System Reset; (active low with internal pull-up resistor) 1: Normal mode 0: Reset mode	Host Power Domain
SCK2	C2	I/OD	Host I2C Clock	
SDA2	B1	I/OD	Host I2C Data	
SPI_DO	C4	O	Host SPI Data Output	
SPI_CSB	B9	I	Host SPI Chip Select 1: Unselect 0: Select	
SPI_DI	H7	I	Host SPI Data Input	
SPI_SCK	J7	I	Host SPI Clock	
PADVDD2	D3 D7	P	Host PAD VDD 1.8/2.8/3.3V	
AVDD33_TX	J8	P	MIPI TX PAD VDD 2.8/3.3V	
EVDD_TX	E7 F7	P	MIPI TX Core VDD 1.2V	
EGND_TX	E6 F6	G	MIPI TX Core GND	
CVDD	C3 C6 C7 C8 F4 G7	P	Chip Global Core VDD 1.2V	Global Power Domain

Signal Name	BGA Pin	Pad type(1)	Description	Comments
VSS	A1 A2 A3 A9 B3 C1 C9 J5 J9	G	Chip Global GND	

(1) P = Power, G = Ground, I = Input, O = Output, I/O = Input and Output Signal, D = Open drain, DS = Differential

1.2 XC9080 内部功能框图




图 2 XC9080 内部功能框图

1.3 订购信息

产品型号	工作温度范围	封装形式	RoHS	发货形式
XC9080BAT	-20℃~70℃	VFBGA81, 5mmx5mm, 0.5pitch	是	盘带

如有产品相关需求，请联系销售：sales@x-chip.cn

1.4 参考设计

XC9080 可以通过两组四通道 MIPI RX 接收 RAW 格式图像，经过内部对图像数据处理后，通过 MIPI TX 将图像输出到 HOST 端。如有对摄像头支持需求，请联系 FAE: fae@x-chip.cn。




图 3 XC9080 参考设计图

2 指标

2.1 工作条件

表 2 绝对最大额定值

符号	特性	极限值		单位
		最小	最大	
PADVDD1	Sensor PAD 电源	-0.5	4.0	V
PADVDD2	Host PAD 电源	-0.5	4.0	V
PVDD33_RX	MIPI RX PAD 电源	-0.5	4.0	V
AVDD33_TX	MIPI TX PAD 电源	-0.5	4.0	V
CVDD	Core 电源	-0.5	2.0	V
EVDDR_X	MIPI RX Core 电源	-0.5	2.0	V
EVDDT_X	MIPI TX Core 电源	-0.5	2.0	V
Tstg	存储温度	-55	+150	°C
Tj	结点温度	125	125	°C

表 3 推荐工作条件

符号	特性	最小	典型	最大	单位
PADVDD1	Sensor PAD 电源	1.71/2.66/3.14	1.8/2.8/3.3	1.89/2.94/3.46	V
PADVDD2	Host PAD 电源	1.71/2.66/3.14	1.8/2.8/3.3	1.89/2.94/3.46	V
PVDD33_RX	MIPI RX PAD 电源	2.66/3.14	2.8/3.3	2.94/3.46	V
AVDD33_TX	MIPI TX PAD 电源	2.66/3.14	2.8/3.3	2.94/3.46	V
CVDD	Core 电源	1.14	1.2	1.26	V
EVDDR_X	MIPI RX Core 电源	1.14	1.2	1.26	V
EVDDT_X	MIPI TX Core 电源	1.14	1.2	1.26	V

2.2 性能指标

表 4 性能指标列表

符号	特性	最小	典型	最大	单位
Vil	I/O 输入低电压	0	-	0.25PADVDD	V
Vih	I/O 输入高电压	0.6PADVDD	-	PADVDD	V
Vol	I/O 输出低电压	-	-	0.4	V
Voh	I/O 输出高电压	2.4	-	-	V
Ipadvdd1	Sensor PAD 电流	-	1.4	3.7	mA
Ipadvdd2	Host PAD 电流	-	1.8	3.4	mA
Ipvdd33_rx	MIPI RX PAD 电流	-	2.1	4.3	mA
Iavdd33_tx	MIPI TX PAD 电流	-	12.7	18.2	mA
Icvdd	Core 电流	-	126	148	mA
Ievddrx	MIPI RX Core 电流	-	2.2	4.2	mA
Ievddtx	MIPI TX Core 电流	-	13.5	15.8	mA
Isleep	待机模式总电流	-	0.8	-	mA

表 5 可靠性测试结果

项目	条件	数量	结果
HTOL	125°C, 1.5xVDD, 168Hours	77	PASS
ESD	HBM: 2000V	3	PASS
Latch-up	200mA, 1.5xVDD	3	PASS
HTSL	HTSL1000(150°C, 1000Hours)	231	PASS
TCT	TC1000(-65°C~ 150°C, 1000Cycles)	231	PASS
HAST	UHAST96(130°C, 85%RH, 33.3 PSIA, 100% Bias, 96Hours)	231	PASS
MSL	MSL3(3Cycles)	231	PASS

3 功能描述

3.1 复位

3.1.1 硬件复位




图 4 上电复位控制逻辑

XC9080 的硬件复位电路是一个异步复位电路，由外部复位引脚 **RESETB** 输入，低电平有效。芯片内部会对复位信号进行同步，消抖和去毛刺处理，逻辑电路如图 4 所示。该电路不检测 1.2V 内核电压是否稳定，而是用计数器计算延时时间，来确保系统复位信号释放前，芯片内核电压已经稳定在 1.2V。

3.1.2 软件复位

可通过 CPU 直接读写 **RST** 寄存器进行软件复位，也可通过 **HOST** 访问 I2C 总线对 **RST** 寄存器进行复位。**RST** 复位寄存器地址为 0x80500018，通过控制不同 bit 来复位相应的逻辑模块，复位信号用于复位模块内部所有配置寄存器和数字逻辑。

3.1.3 XC9080复位

复位包含软件复位与硬件复位，内部有三个时钟域，具体芯片复位请参考如下示意图。




图 5 XC9080 复位控制逻辑

整个芯片的复位设计如上图所示。芯片工作于测试模式时，外部复位信号直接复位整个芯片；芯片处于正常工作模式时，各个相应模块的软件复位和硬件复位同时对其相应模块起到复位作用。即可以直接使用外部硬件复位信号使整个芯片复位，也可以使用相应的软件复位命令对各个相应的模块部分进行复位，这样可以方便整个系统的状态管理。

3.2 工作过程

整个芯片工作过程步骤如下方式：

- (1) 外部电源给 XC9080 上电，保持稳定供电；
- (2) 供电稳定后，外部复位引脚 RESETB 拉高，将 XC9080 从复位状态释放出来；
- (3) Host 通过 I2C slave 接口对 XC9080 进行用户自定义配置；
- (4) XC9080 通过 I2C master 接口对 sensor 进行相应配置，使 sensor 进入工作状态；
- (5) 开始正常工作；

3.3 ISP 上电时序




图 6 XC9080 上电顺序

上电过程：

- (1) 通过 Host 分别为 CVDD、EVDD、PADVDD1、PADVDD2 以及 PVDD33、AVDD33 供电；
- (2) XC9080 供电稳定后，外部给 RESETB 管脚高电平，从复位状态释放出来；
- (3) 同时供电稳定后，通过 Host 为 XC9080 提供 XMCLK；
- (4) RESETB 信号稳定 25ms 后，Host 通过 I2C Slave 接口对芯片进行相应寄存器配置；
- (5) XC9080 通过 I2C master 接口对 sensor 进行相应配置，使 sensor 进入工作状态；
- (6) XC9080 开始正常工作。

3.4 ISP 下电时序




图 7 XC9080 与 sensor 上电顺序

下电过程：

- (1) 下电前，Host 停止与 XC9080 的 I2C 通讯；
- (2) 通讯停止 2.5ms 以上时间后，拉低 RESETB 管脚；
- (3) RESETB 拉低后，关闭 XMCLK；
- (4) 最后关闭 CVDD、EVDD、PADVDD、PVDD33、AVDD33 供电。

3.5 时钟域说明




图 8 XC9080 时钟域示意图

芯片内部分为四个时钟域，具体如上图所示：

- (1) MIPI RX 接口部分为时钟域 1；
- (2) 图像处理部分为时钟域 2；
- (3) MIPI TX 接口部分为时钟域 3；
- (4) CPU 部分为时钟域 4；

四个时钟域之间数据传输采用了异步传输的设计方式，可以保证数据传输的稳定和正确。

4 模拟模块

4.1 PLL 模块

产生高频时钟信号，提供给 MIPI TX PHY 模块作为串行数据同步时钟，同时产生系统时钟为并行数据传输提供同步时钟。

4.2 MIPI TX PHY 模块

MIPI TX PHY 模块用于数据传输通路，将并行数据转换成串行数据。MIPI TX 通道包括一个时钟通道(clock lane)和四个数据通道(data lane)。

4.2.1 功能特性

- (1) 一对时钟线
- (2) 四对数据线
- (3) 与模拟部分相连的数字电路的时钟为 150MHz

4.3 MIPI RX PHY 模块

该模块用于接收 CMOS 摄像头发送的数据，并将串行数据转换成并行数据。MIPI RX 通道包括一个时钟通道(clock lane)和四个数据通道(data lane)。

4.3.1 功能特性

- (1) 一对时钟线
- (2) 四对数据线
- (3) 与模拟部分相连的数字电路的时钟为 150M

5 数字模块

5.1 MIPI 接收模块

MIPI 接收模块能够支持各种时钟频率，以便能够方便的与外部 MIPI 发送模块对接，MIPI 接口能够支持 RAW8、RAW10 以及 YUV422 格式的数据。

功能特性如下：

- (1) 支持 RAW8/RAW10/YUV422 数据
- (2) 支持视频数据控制短包，例如帧开始、帧结束、行开始、行结束等
- (3) 同时支持 ECC 校验功能，自动纠正 1-bit 错误，报告 2-bit 错误
- (4) 支持 CRC 校验
- (5) 支持最高两个虚拟通道，虚拟通道之间相互独立
- (6) 支持两个数据通道相互交换功能

5.2 MIPI 发送模块

MIPI 发送模块有四个数据通道，能够运行在各种时钟频率下来匹配外部 MIPI 接收模块的时钟。MIPI 发送模块支持 RAW8、RAW10 和 YUV422 格式的数据。

5.3 I2C 接口

ISP 芯片具有三组 I2C 分别与后端平台和 sensor 进行通讯。两条 I2C 的信号线 SCK 与 SDA 都必须分别通过 2.2K~10K Ω 的上拉电阻与 PADVDD 相连通，I2C 总线在闲时电平保持和 IO 电压（PADVDD）一致。其中 SCK2, SDA2 和 PADVDD2 电压一致，SCK0, SDA0, SCK1, SDA1 和 PADVDD1 电压一致。

5.3.1 功能描述

- (1) 一组 I2C slave 接口，用来接收 host 控制
- (2) 两组 I2C master 接口，分别控制两个摄像头
- (3) I2C 旁路功能，可以通过 host 直接访问摄像头，不影响 host 访问摄像头的速度
- (4) 支持 Standard/Fast 模式，最高速率 400kbps

I2C slave 接口的地址是 0x36。

5.3.2 I2C Slave

后端平台可通过芯片的 I2C slave 端口 (SCK2, SDA2) 访问 ISP 的寄存器, 完成初始化设置及动态配置寄存器。同时, 芯片也支持 I2C bypass 功能, 即平台可直接通过 I2C 访问 Sensor。ISP 内部寄存器为 32 位地址, 而 I2C 协议只支持 16 位寄存器地址读写, 因此 ISP 内部提供 2 个专用寄存器用于高 16 位地址寻址。其中, 寄存器 0xFFFFD 存放 ADDR[31:24], 0xFFFFE 存放 ADDR[23:16], 这两个专用寄存器共同完成 page 地址存储。

以读写寄存器 0x80300001 为例, 首先通过 I2C 设置 0xFFFFD 寄存器为 0x80, 然后对寄存器 0xFFFFE 写 0x30, 最后通过 I2C 协议读写 0x0001 的值。同 page 的寄存器寻址, 只需对 0xFFFFD 和 0xFFFFE 设置一次。如要访问其他 page 地址空间的寄存器, 则需对高位地址重新进行设置。Host CPU 的 I2C master 接口访问 ISP 的 I2C slave 接口时, 遵循如下标准流程 (16 位寄存器地址, 8 位寄存器数据)。

平台 (Master) 写 ISP (Slave) 寄存器的流程和时序如下:

1. Master 发起 START
2. Master 发送 I2C Slave ID (0x36), 等待 ACK
3. Slave 发送 ACK
4. Master 发送 register 高 8 位地址 ADDR[15:8], 等待 ACK
5. Slave 发送 ACK
6. Master 发送 register 低 8 位地址 ADDR[7:0], 等待 ACK
7. Slave 发送 ACK
8. Master 发送 Data (8bit), 即要写入寄存器中的数据, 等待 ACK
9. Slave 发送 ACK
10. Master 发起 STOP




图 9 I2C slave 写时序图

平台读 ISP 寄存器的流程和时序如下：

1. Master 发起 START
2. Master 发送 I2C Slave ID (0x36)，等待 ACK
3. Slave 发送 ACK
4. Master 发送 register 高 8 位地址 ADDR[15:8]，等待 ACK
5. Slave 发送 ACK
6. Master 发送 register 低 8 位地址 ADDR[7:0]，等待 ACK
7. Slave 发送 ACK
8. Master 发送 I2C 读地址 (0x37)，等待 ACK
9. Slave 发送 ACK
10. Slave 发送 Data (8bit)，即要读寄存器中的数据(Register value)，等待 ACK
11. Host 发送 NACK，表示读操作结束
12. Host 发起 STOP




图 10 I2C slave 读时序图

同时，也支持平台对 ISP 连续地址寄存器进行写操作(burst write)，首先按照本节之前部分所述方法，将 0x80252000 写成 0x01，再将连续写的首个寄存器地址的高 16bit 写入到 0xFFFD 和 0xFFFE，之后的流程如下（ADDR 为 32 位地址的低 16 位）：

1. Master 发起 START
2. Master 发送 I2C Slave ID (0x36)，等待 ACK
3. Slave 发送 ACK
4. Master 发送起始 register 高 8 位地址 ADDR[15:8]，等待 ACK
5. Slave 发送 ACK
6. Master 发送起始 register 低 8 位地址 ADDR[7:0]，等待 ACK
7. Slave 发送 ACK
8. Master 发送 Data0 (8bit)，即要写入起始寄存器 (ADDR) 中的数据，等待 ACK
9. Slave 发送 ACK
10. Master 发送 Data1 (8bit)，即要写入寄存器 (ADDR+1) 中的数据，等待 ACK
11. Slave 发送 ACK
12. 类似重复，至最后一个寄存器 N (N=1,2,3...)，Master 发送 DataN (8bit)，即写入寄存器 (ADDR+N) 中的数据的，等待 ACK
13. Slave 发送 ACK
14. Master 发起 STOP




图 11 I2C Slave 连续写时序图

对连续 ISP 地址寄存器进行读操作(burst read), 首先按照本节之前部分所述方法, 将 0x80252000 写成 0x01, 再将连续写的首个寄存器地址的高 16bit 写入到 0xFFFFD 和 0xFFFFE, 之后的流程如下 (ADDR 为 32 位地址的低 16 位):

1. Master 发起 START
2. Master 发送 I2C Slave ID (0x36), 等待 ACK
3. Slave 发送 ACK
4. Master 发送起始 register 高 8 位地址 ADDR[15:8], 等待 ACK
5. Slave 发送 ACK
6. Master 发送起始 register 低 8 位地址 ADDR[7:0], 等待 ACK
7. Slave 发送 ACK
8. Master 发送 I2C 读 ID (0x37), 等待 ACK
9. Slave 发送 ACK
10. Slave 发送 Data0 (8bit), 即要读寄存器 (ADDR) 中的数据, 等待 ACK
11. Host 发送 ACK, 并且继续发送 SCK
12. Slave 发送 Data1 (8bit), 即要读寄存器 (ADDR+1) 中的数据, 等待 ACK
13. Host 发送 ACK, 并且继续发送 SCK
- 14.类似重复, 直到连续读的最后一个寄存器, Slave 发送 DataN(8bit), 即最后一个寄存器 (ADDR+N) 中的数据, 等待 ACK
- 15.Host 发送 NACK, 表示读操作结束
16. Host 发起 STOP




图 12 I2C Slave 连续读时序图

5.3.3 I2C Master

ISP 芯片拥有两组 I2C master 接口(SCK0,SDA0,SCK1,SDA1)。ISP 作为 I2C master, 用于配置 sensor 和实时访问所有的 slave 设备的寄存。Host 也可以通过 BYPASS 功能直接访问 sensor, 此功能打开后, Host 的波形会直接通过 ISP 芯片 SCK0,SDA0,SCK1,SDA1 发给 sensor。寄存器 0x8050004d 的 bit 0 配置成 1 对应 SCK0 和 SDA0 bypass, bit 1 配置成 1 对应 SCK1 和 SDA1 bypass。

ISP 的 I2C master 接口能够访问 8 位寄存器地址 8 位寄存器数据, 16 位寄存器地址 16 位寄存器数据以及 16 位寄存器地址 8 位寄存器数据的 I2C slave 设备。

5.4 SPI 接口

ISP 芯片包括一个 SPI Slave 接口, 支持通过该接口对芯片内部进行直接读写操作。该接口具备的功能特性如下:

- (1) 兼容 AMBA2.0 标准
- (2) 支持标准 SPI 协议模式 0
- (3) SPI 速度可配置, 最高为系统时钟的 1/4
- (4) 支持 SPI 读写等待时间参数可调节
- (5) 支持错误反馈

5.4.1 功能描述

有效的命令必须以 SPI_CSB 拉低为开始, SPI 模块支持 4 个命令, 读 SoC 内部寄存器, 写 SoC 内部寄存器, 读 SPI 内部状态寄存器, 写 SPI 内部控制寄存器。其中读写 SoC 内部寄存器是 8bit 命令+16bit 地址, 支持 8bit 数据读写。

5.4.2 读写操作

- 读 SoC 内部寄存器

读 SoC 内部寄存器命令可以在接收命令之后直接返回数据，也可以等待一段时间之后再返回数据，还可以返回发送的命令用于判断读写操作过程。具体命令格式如下表：

表 6 SPI Slave 读 SoC 内部寄存器命令

Command Code	MOSI(Master-Out-Slave-In)	MISO(Master-In-Slave-Out)
8'h42	1byte cmd + 2byte addr	1~N byte data
8'h44	1byte cmd + 2byte addr	1byte dummy + 1~N byte data
8'h46	1byte cmd + 2byte addr	2byte dummy + 1~N byte data
8'h48	1byte cmd + 2byte addr	4byte dummy + 1~N byte data
8'h4a	1byte cmd + 2byte addr	2byte dummy + 1 byte cmd + 1~N byte data




图 13 SPI Slave 读 SoC 寄存器时序

- 写 SoC 内部寄存器

表 7 SPI Slave 写 SoC 内部寄存器命令

Command Code	MOSI(Master-Out-Slave-In)
8'h04	1byte cmd + 2byte addr + 1~N byte data




图 14 SPI Slave 写 SoC 寄存器时序

- 读 SPI 状态寄存器

表 8 SPI Slave 读 SPI 状态命令

Command Code	MOSI(Master-Out-Slave-In)
8'h60	1byte cmd




图 15 SPI Slave 读 SPI 状态时序

- 写 SPI 状态寄存器

表 9 SPI Slave 写 SPI 控制命令

Command Code	MOSI(Master-Out-Slave-In)
8'h64	1byte cmd




图 16 SPI Slave 写 SPI 控制时序

- 错误返回

如果有错误, 返回的值是 0xFF

Dummy 数据是 0x00

5.5 图像处理模块

图像处理模块, 与芯片内 RISC 微处理器协同工作, 对摄像头输入的图像进行处理与优化, 以获得高质量的输出图像。整个图像处理模块主要包含了以下功能。

5.5.1 去光圈效应

去光圈效应 (Lens Shading Correction) 模块根据每个像素点在像素阵列中所处的位置, 计算出补偿增益值, 以消除光圈效应, 使处理后的图像有均匀的亮度值。

5.5.2 坏点校正

摄像头在制造过程中, 由于工艺的原因会产生一些有缺陷的像素点, 这些像素点可能比邻近的像素点更暗或者更亮。坏点校正 (Defective Pixel Correction, DPC) 模块会根据邻近的上下左右的像素点值, 判断当前像素点是否为坏点, 避免误将非坏点判定为坏点。模块在判定某像素为坏点后, 会根据邻近像素点的值计算出替代该坏点的值。

5.5.3 自动曝光与增益控制

自动曝光 (Auto Exposure Control) 与增益控制 (Auto Gain Control) 模块通过测量摄像头输出图像的亮度, 自动调整曝光时间和增益, 确保图像亮度保持在合理区间之内, 避免图像太亮或者太暗导致的图像细节信息缺失。XC9080 的曝光控制算法可模拟人眼的视觉效果, 即使摄像头在不同光照环境中切换时, 亮度仍可均匀平滑过渡, 避免出现闪烁的情况。

5.5.4 亮度平均模块

该模块可以对 RAW 域或者 YUV 域的亮度进行统计、计算平均值、将平均值发送给自动曝光与增益控制模块。亮度平均模块可以选择统计窗口的位置, 并可灵活配置窗口内各部分图像的权重。

5.5.5 自动白平衡

在不同的色温光源环境中, 由于光源色温的不同白色物体会呈现不同的颜色偏差。自动白平衡 (Automatic White Balance, AWB) 模块能够自动判断图像的色温环境, 计算出图像的白平衡增益, 消除光源色温的影响, 使白色的物体呈现真实的白色。芯片自动白平衡算法采用可独立配置的十六个色温窗口, 可高度拟合日光、白炽灯和荧光灯等常见的光源环境。用户也可切换到手动模式, 手动输入白平衡增益值。

5.5.6 自动对焦控制

自动对焦控制模块支持两种对焦模式: 单次自动对焦和连续自动对焦。单次自动对焦模式下, 对焦完成后系统会锁定焦距直到用户重新开始对焦, 这种模式可用于对静止物体的拍摄。连续自动对焦模式下, 模块可连续自动搜寻检测场景并对焦, 直到用户完成拍照或退出这种模式, 这种模式常用于运动物体的拍摄。

在两种模式中, 自动对焦控制模块都会计算对焦窗口中图像的对比度来判断摄像头的焦距, 特有的自动对焦控制算法首先给采用较大的步长来逼近对比度峰值, 然后会改用较小的步长来达到对比度峰值所在的焦距。如果发现没有合适的焦距来达到对比度峰值, 算法会调整折返搜寻, 并停留在对比度最大的位置。XC9080 内置 25 个对焦窗口, 每个窗口可自定义位置和权重。XC9080 可支持目前市场上绝大多数 VCM 的马达。

5.5.7 去马赛克

将输入的 RAW Bayer 图像数据转换成 RGB 域的数据。在 RAW 域中, 每个像素点只包含 RGB 分量中的一个, 模块使用相邻像素点的颜色分量信息, 计算得到每个像素点的完全 RGB 分量, 同时该模块还有对图像边缘加强的效果

5.5.8 空域去噪模块

摄像头拍摄的图像包含有噪声, 特别是在低照度(光源不足)情况下, 噪声尤为明显。空域去噪模块 (De-noise) 根据用户定义的门限和增益的变化辨别噪音和图像细节。模块能够根据当前的增益值自动计算噪声门限, 用户也可手动设置门限值。

5.5.9 色彩矩阵调整

色彩矩阵(Color Matrix)调整模块为矩阵运算，公式如下所示。

$$\begin{pmatrix} R' \\ G' \\ B' \end{pmatrix} = \begin{pmatrix} m_{RR} & m_{RG} & m_{RB} \\ m_{GR} & m_{GG} & m_{GB} \\ m_{BR} & m_{BG} & m_{BB} \end{pmatrix} \cdot \begin{pmatrix} R \\ G \\ B \end{pmatrix}$$

R, G, B 为输入数据, R', G', B' 为输出数据。色彩矩阵调整模块可修正摄像头与人眼之间的色彩空间差异, 还原出人眼感受的真实图像色彩。同时模块还能根据环境色温智能调节矩阵参数以匹配真实的色彩空间。

5.5.10 Gamma校正

XC9080 包含两种 Gamma 校正模块, 一种作用于 RAW 域, 另一种作用于 RGB 域, 方便客户灵活选择。Gamma 校正模块用于补偿人眼视觉系统的非线性特性, XC9080 的 Gamma 校正模块采用 64 段分段线性拟合人眼视觉系统的非线性曲线, 既平衡了算法的复杂度, 又达到曲线拟合的精确度要求。

5.5.11 图像特殊效果处理

数字图像特殊效果模块 (Special Digital Effect, SDE) 的功能包括色度/饱和度调整, 亮度调整, 对比度调整; 负片、黑白图像、棕褐色、浅绿色、浅蓝色、浅红色、日出等图像效果。

5.5.12 裁剪模块

裁剪模块可以对图像的起始点进行校正, 可以由寄存器配置新产生图像的起始点以及图像的长和宽。

5.5.13 图像缩小模块

图像缩小模块可以对图像进行缩小操作, 输出图像的大小由寄存器配置。图像缩小模块支持任意大小图像的缩小, 最大可支持缩小到原图的 1/32 大小, 最大支持输入图像的水平方向像素点为 1920。

5.6 32 位嵌入式处理器

XC9080 内部集成一个 32 位嵌入式微处理器, 能够实时完成高性能图像处理算法。同时内部集成 144KB ROM 用于存储程序指令, 外部无需再接程序存储芯片; 另有 32KB PRAM 用于存放程序运行结果以及程序补丁。此外, 微处理器还负责将计算的自动曝光与增益控制等参数通过 I2C 接口实时配置给前端摄像头。

微处理器支持 slave-boot 和 self-boot 两种模式。Slave-boot 模式下微处理器正常初始化之后处于等待状态, Sensor 和 ISP 的配置都需要通过主控平台写入; Self-boot 模式下微处理器除了正常状态初始化之外, 同时还会控制 I2C master 读取外部存储器的指令, 用于初始化 Sensor 和 ISP, 整个过程无需主控平台参与。

6 封装

XC9080 采用 VFPGA81 封装形式，封装尺寸为 5mmx5mm，引出端间距 0.5mm，详细封装样式及尺寸见下图。




图 17 XC9080 封装顶视图




图 18 XC9080 封装底视图




图 19 XC9080 封装详细尺寸